Verilog 2

[ FPGA ] Verilog 와 VHDL 란??

쉽고 빠르게 Verilog 와 VHDL 에 대해서 알아보자하드웨어도 언어로 설계가 가능할까???하드웨어 언어 와 소프트웨어 언어의 차이는 뭘까?? 하드웨어도 언어로 설계 한다고??? - 컴퓨터 안에는 수많은 IC 로 전자 회로가 이루어져 있다!그 회로가 혼자서 막 움직이는 건 아니죠? “전기가 언제 켜지고 꺼질지”를 정해주는 일을 일일히 물리적으로 다연결하기는 어렵다.그래서 사람들은 “하드웨어를 코드로 설계하는 언어” 를 만들었다. Verilog 와 VHDL이 두 언어는 FPGA나 ASIC 칩을 만들 때 사용됨! 즉, “전자회로를 글자로 표현하는 언어! 하드웨어 언어 와 소프트웨어 언어의 차이는 뭘까?? - 가장 큰 특징은 실행방식 : parallel, serial 이라고 쉽게 표현할수 있다.구분하..

[ FPGA ] VIVADO 프로젝트 생성

쉽고 빠르게 VIVADO 프로젝트 생성에 대해서 알아보자.참고로 Xilinx_Unified_2022.2_1014_8888 버전을 기준으로 내용을 작성하겠다. Project Type은 어떤 것을 선택 해야될까?사진 및 자료 출처: https://www.amd.com/RTL Project (일반적인 FPGA 설계용- FPGA 설계를 처음 부터 직접 만들때 사용 )- Full name : Register Transfer Level- 가장 많이 사용하는 기본 프로젝트- Verilog나 VHDL 같은 HDL 코드(하드웨어 설계 언어) 를 추가해서 회로를 직접 설계하고,시뮬레이션하고, 합성(synthesis) 할수 있음- IP 블록을 추가하거나 블록 디자인을 만들어서 FPGA 내부 회로를 구성.체크 항목의미언제 ..